产品新知 您所在的位置:电子展览网 > 行业资讯 > 产品新知

消除无线调制解调器中的PCMCIA功率限制




关键词:
Elimination of the PCMCIA Power Restrictions in Wireless Modems
■     Vishay Intertechnology公司     Charles P. Pothier,Pat Gormally

引言

支持移动计算要求的无线网络接入的需求正在迅速增长,移动通信全球系统(GSM)电信网络,以及引申出来的通用分组无线业务(GPRS)无处不在。工程设计人员已开始转向PCMCIA总线,将其作为实现GSM调制解调器设计的一种解决方案。

仔细研究可以发现,GSM传输的特性是由比较短的脉冲组成的,它需要很大的电流。这种应用采用的传输器运行于大约3.0V的电压,峰值电流高达2A。但是,PCMCIA总线规范均将最大可用电流限制在1.0A,为此,设计者需考虑采用大容量电容器(1000μF-5500μF)来保持电压,并在传输期间提供必要的电流。



这些可供设计人员使用的PCMCIA调制解调器卡的电容器解决方案只能采用电化学双层电容器(EDLC)技术,它可以提供非常高的电容。然而,在时间和温度方面不稳定的高效串联电阻(ESR)将使脉冲应用有所局限,因此,EDLC不是最有效的解决方案。设计工程师可以考虑钽电容器,它可以提供高电容电压(CV)的乘积(product),在体积方面非常有效,而且ESR很低,不过这种器件容量只有680μF或更小。因此,超高容量钽电容器的最新发展为调制解调器设计人员提供了一种具有吸引力的选择。这些采用表面贴装封装的电容器容量高达3300μF,以有效构建模块的形式出现,可以满足这种关键需求。

为了说明这一用途,我们将把讨论限制在采用PCMCIA总线实现的GSM调制解调器方面,然后回顾它们如何适用于采用其他功率有限的总线结构的脉冲电源应用(例如USB总线)。

问题总结

如图1所示,GSM信号是以216Hz(4.62ms PRI)的速率通过载波传输的,在由1/8周期组成的一个时分(one-time division)中产生577μs的脉宽,这需要电容器利用剩下的7/8周期进行重新充电。对于这个例子,假设功率放大器所需的电流为2A。在最差情况的分析中,必须假设传输期间所需的功率完全是由一个电容器提供的,这样就可以忽略来自PCMCIA总线的电流。

利用来自PCMCIA总线的3.3V工作电压,以及许多功率放大器所需的3.0V最小输入电压,可以实现0.3V的最大压降。表1总结了设计限制条件,图2则描述了简化的电路图。



该电路中的压降由两个分量组成:伴随电容器内阻的IR压降(如ESR那样),以及脉冲末端的电容器压降。因此总压降可以表示为:

V=IR+I(t/C)
其中:
V=压降(V)
I=电流(A)
R=电容器内阻—— ESR(Ω)
t=脉宽(s)
C=容量(F)



设计方法

关于这个设计有四种可能的解决方案(见表2)。两个方案将用于示范这个设计中的钽解决方案的影响,而另外两个将关注采用EDLC技术的结果。第一种选择将可以使用三个钽电容器,以提供总量为6.6mF的容量,而第二种选择使用了两个钽电容器,组合的总容量为4.4mF。除了总容量外,这两种选择的ESR是不同的。而对于采用EDLC技术的两种选择,前者(第三种方案)是一个具有22mF的EDLC额定值的电容,后者(第四种方案)则具有更高的容量和更低的ESR。



EDLC的内部成分是,该器件对一个电场的响应要比采用传统绝缘体的电容器更慢。因此,可用(或有效的)容量是脉宽的强函数(strong function),如图3所示。鉴于用于GSM传输(577μs)的脉宽,目前市场上EDLC的有效容量的额定电容值在3%和48%之间。



方案1

采用并联三个钽电容器的设计将提供6.6mF的总容量。图4所示的等效电路显示了容量及这些器件的内阻。由于这些器件是并联的,总容量可以表示为:

C_{T}=C_{1}+C_{2}+C_{3}=6.6mF
而总有效内部ESR可以表示为:
R_{T}=1/(1/R_{1}+1/R_{2}+1/R_{3})
其中R_{1}=R_{2}=R_{3},该方程可简化为:
R_{T}=R/3
因此,
有效ESR =35mΩ/3 ≈ 12mΩ
而且:
V=(2A×0.012Ω)+(2A×[0.000557s/0.0066F])
V=0.02V + 0.17V
V=0.20V
从以上计算中可以看出,钽电容器的低内阻可导致最小的内部IR损耗。得到的0.2V总压降在0.3V的最大允许设计约束以内。



方案2

如方案1中所示,方案2的有效ESR计算如下:

ESR=35mW/2 ≈ 18mΩ
而且:
V=0.04V+ 0.26V
V=0.30V
虽然是在设计约束以内,但是0.3 V的压降将使设计没有裕量。

方案3

回顾ELDC的情况,发现:
V=0.40V+0.10V
V=0.50V
高ESR成为总压降的主要影响因素,作为结果产生的0.50V的总压降超过了电路所能允许的程度。

方案4

最后,来观察较高容量/较低ESR的EDLC解决方案:
V=0.30V + 0.07V
V=0.37V

正如所预料的,较低ESR对计算压降有积极影响。不过,容量的增加显示了对整体性能很小的影响。总压降虽然低于方案3所示的数值,但仍然超过了设计限制条件。这种方案的另一个弊端是器件的尺寸,4.8mm的高度不是用于PCMCIA卡标准尺寸中的一种理想的选择。



为了克服伴随ESR的过度压降,集成EDLC技术的设计人员必须考虑采用其他电路。表3比较了钽和EDLC技术的ESR性能。对钽来说,全运行温度或寿命测试显示,规格没有改变的ESR在温度和时间方面是稳定的。鉴于笔记本电脑内PCMCIA卡的操作环境,85℃的ESR稳定性是非常理想的。

结论

为了满足脉冲电源应用中所需的大容量电容器,设计人员必须了解ESR是一个关键因素。超高容量、充足容量并不能消除高ESR解决方案的效率损失。当采用一个升压型转换器时,利用附加的电路消除这些损失不仅非常昂贵,而且会占用宝贵的板上空间,这将增加设计的体积。另一种选择是,选择一种具有足够容量,以及低ESR的解决方案,将会产生一个更加有效、具有成本效益的解决方案。
分享到:
收藏 打印
相关新闻
  • 没有相关信息!