产品新知 您所在的位置:电子展览网 > 行业资讯 > 产品新知

基于AD9957的USB测音测距信号发生器设计




关键词:

0 引言

 

  随着我国航天技术的不断进步,深空测距技术受到越来越多的关注。在深空测距系统中,中频信号发生器对系统性能有着重要的意义。在USB(统一S频段)系统中,原有的模拟电路实现的发射模块存在性能不完善、输入动态范围小、可控性能差、不能适应中心频率大范围变化、体积大等问题,为了解决上述问题,可在一个标准化通用数字调制信号发生器的平台上,通过外围的控制电路,实现对载波中心频率、输出功率、调相指数、测距音通/断控制等参数的改变。

 

  以软件无线电思想为核心,基于PLD(可编程逻辑器件)的通用调制信号发生器的设计,进一步给出了实现中频USB侧音测距信号的硬件设计及软件的设计思想,仿真结果及片上硬件数据采集结果证明了输出信号的正确性,同时实现了灵活的参数可控性能。

 

1 USB侧音测距原理

 

  USB系统中可用的测距信号有伪码、侧音和伪码加侧音3种,形成不同的测距体制。目前微波统一系统中使用最多的是纯侧音测距。

 

  USB系统侧音测距信号是一个正弦调相波,它由K个正弦副载波(可以被信息调制)所调制。为了减小各调制副载波之间的交调干扰,调制方式为窄带调相。此调制信号表示为:

  式中:A为载波幅度;ωc为载波角频率;mi为第i个正弦副载波对载波的调相指数;Ωi为第i个正弦副载波的角频率。

 

  USB系统采用7个侧音,主侧音为100 kHz,次测音为20 kHz、4 kHz、800 Hz、160 Hz、62 Hz及8 Hz;次侧音经频谱折叠处理后,变为100 kHz、20 kHz、16 Hz、16.8 Hz、16.16 Hz、16.032 Hz、16.008 Hz,称为虚拟次侧音。其中最高侧音的选择与测距精度要求有关,次侧音是侧音匹配解模糊所必需的。

 

  在纯侧音测距系统中,有侧音'同时发送'和'顺序轮发'两种方式,我们采用侧音同时发送方式。这种方式,主侧音f7一直发送,而在解模糊阶段,每次按侧音频率由高到低顺序加发一个虚拟次侧音。主侧音与虚拟次侧音间依次音发送次序层层进行匹配解模糊,直至主侧音与最低侧音问匹配完成,即进入无模糊距离测量阶段,此后,只发一个主侧音。发送过程如图1所示。

2 AD9957功能介绍

 

  AD9957是美国模拟器件公司生产的内置14位D/A转换器的直接数字频率合成器(DDS)集成电路,基本框图如图2所示。

  AD9957采样速度达到1 GSPS(10亿次采样每秒),同时,功耗比其他DDS减小50%以上,动态性能高达400 MHz输出频率,而且sFDR(无杂散动态范围)高达80 dB以上,应用到无线和有线系统中时。利用AD9957调制器或QDUC(正交数字上变频器)提供的高达400 MHz中频实时输出达到简化数据传输的目的。AD9957还可提供用于快速编程的宽并行接口,具有一个更新速率达250 MHz的16 bit并行端口,允许每隔8 ns更新一次32 bit的频率控制字。这种快速编程能力使之可以用于高速波形发生器、跳频合成器、安全通信以及各种雷达和扫描系统等需要频率或相位极快变化的场合。

 

  此外,AD9957支持高达400 MHz输出的QDUC,由于AD9957内部集成了高速DDS、14bit D/A转换器、时钟倍频电路和数字滤波器,当应用于无线或有线通信基础设施系统时,可以实现基带上的变频,使数据传输简单、成本低、效率高。1 GSPS的NCO(数控振荡器)和D/A转换器允许AD9957提供高达400 MHz的直接输出,因此无需使用上变频级,而且降低了对滤波器的要求。

 

  AD9957的主要特点:32位相位累加器;波特率达2 Mb/s的SPI接口;内置1 024×32 bit RAM,可实现内部调制功能;内部采用1.8 V供电,超低功耗;内置的低噪声参考时钟倍频器允许用低成本、低频外部时钟作为系统时钟,同时仍可提供优良的动态性能;支持测试向量和幅度斜坡式控制功能。

 

3系统设计与实现

  系统具体实现框图如图3所示。硬件设计主要包括外围控制、FPGA、AD9957和滤波放大电路。

3.1外围控制模块设计

  外围控制模块主要由PC机和相应的外围控制电路组成,主要用来控制主、次侧音的选择及主、次侧音所对应的调相指数的选择。

3.2 FPGA设计

  本设计中FPGA(现场可编程门阵列)采用XILINX公司生产的XC3S200,主要应用了VHDL可编程语言编写核心处理模块的硬件开发程序,其中包括时钟产生模块、侧音生成模块和初始化模块3个模块的设计。如图4所示。

  时钟产生模块(clk_module)主要用来提供系统所需的统一工作时钟及AD9957所需要的差分时钟Clk_P和Clk_N,并为系统提供复位信号。


  侧音生成模块(ceyin_module)中采用XILINX公司提供的DDS IP CORE直接产生所需主侧音和虚拟次侧音,通过计算控制字作为DDS的输入,即可得出相应频率的正弦信号输出,再与外围控制模块送进的各自的调相指数m1、m2经乘法器相乘后送加法器相加,最后经查找表输出两路正余弦信号作为AD9957的两路输入信号。

 

  初始化模块(AD9957_init)用来产生AD9957的配置信号,如片选信号CS、串口数据写入SDIO信号等。使用Modelsim SE 6.0进行串口写数据的时序仿真如图5所示。

3.3 AD9957设计

  式(2)中侧音信号与载波信号进行正交调制后即可得到所需的侧音测距信号。在设计中使用AD9957的QDUC模式,由FPGA送出的I/Q两路信号与AD9957内部DDS生成的载波信号进行调相调制后输出,经带通滤波后即可得到所需的中频(70 MHz)USB信号。使用XILINX公司的ChipScope Pro 8.2i进行实时数据采集。ChipScope Pro是针对XILINX公司FPGA的在线片内信号分析工具,通过JTAG口在线、实时地读出FPGA内部信号。

 

  数据观察窗口采集的数据如图6所示。

4结束语

  本文给出了一种基于FPGA和AD9957的侧音测距信号发生器设计,设计过程中充分利用了FPGA中特有的IP CORE来实现设计中所需的DDS、乘法器、加法器及查找表的功能,这样不仅简化了实现程序,而且节省了资源。同时通过外围控制模块的设计,实现了灵活的参数可控性能。

分享到:
收藏 打印
相关新闻
  • 没有相关信息!